Intel nennt Details zu Diamond Rapids Nächste Xeon-Generation mit 256 Cores, aber ohne Hyperthreading

Anbieter zum Thema

Intel Deutschland GmbH

Fortinet Deutschland GmbH

Auf der Hot-Chips-Konferenz in Kalifornien hat Intel Details zur kommenden Xeon-Generation mit P-Cores öffentlich gemacht. Diamond Rapids kommt mit einer neuen Fan-out-Fabric-Architektur, bis zu 256 P-Cores mit Intel-18A-P-Fertigung und bis zu 1,28 GB LLC.

Es wird wohl noch bis 2027 dauern, bis Intels nächste Xeon-Generation mit dem Codenamen Diamond Rapids in Servern Einzug halten wird. Aber auf der Hot-Chips-Konferenz in Kalifornien hat der Hersteller bereits einige Details zum kommenden P-Core-Xeon genannt, die aufhorchen lassen.

Bis zu 256 P-Cores ohne Hyperthreading

Im Vergleich zum aktuellen Xeon 6 mit P-Cores (Granite Rapids) verdoppelt Intel bei Diamond Rapids die Anzahl der Prozessorkerne auf 256 statt der bisher vermuteten 192. Die P-Cores beherrschen hier allerdings, ebenso wie bei den aktuellen Core-Ultra-Desktop- und Mobile-Prozessoren und im Gegensatz zu den Redwood-P-Cores in Granite Rapids, kein Hyperthreading. Von daher wird AMD mit dem kommenden Epyc-Prozessor Venice bei der maximalen Anzahl der gleichzeitig ausführbaren Threads klar in Führung gehen. Denn der bietet ebenfalls bis zu 256 Cores, aber 512 Threads. Intel nennt hier als Gegenargument die klar vorhersehbare Latenz beim Verzicht auf SMT und verweist auf einen Mix aus Diamond Rapids und Clearwater Forest mit seinen immerhin 288 E-Cores.

Bildergalerie

Bildergalerie mit 5 Bildern

Neue Chip-Interconnect-Architektur

Weitere Abweichungen von Granite Rapids und dessen Vorgängern Sapphire Rapids und Emerald Rapids betreffen den Aufbau der einzelnen Chiplets und vor allem deren Verbindung untereinander. Die 256 Cores verteilen sich auf vier Compute Building Blocks, die aus einem im Intel-3-Verfahren gefertigten Base Tile und darauf jeweils vier Core Chiplets bestehen, für die Intel den neuen 18A-P-Prozess verwendet. Er soll eine um 9 Prozent höhere Leistung bei gleichzeitig 18 Prozent weniger Leistungsaufnahme ermöglichen als der bei Xeon 6+ (Clearwater Forest) und Core Ultra 3 (Panther Lake) genutzte 18A-Prozess.

Base Tile und Core Chiplets sind, ebenso wie bei Clearwater Forest, über Foveros Direct 3D verbunden, und die Base Tiles enthalten ebenso wie bei diesem den Last-Level-Cache. Er ist bei Diamond Rapids noch einmal gewachsen und nun 320 MB pro Compute Building Block groß, also zusammen 1,28 GB. Die Speichercontroller für die insgesamt 16 DDR5-Speicherkanäle sitzen allerdings bei Diamond Rapids nicht mehr in den Base Tiles, sondern verteilen sich nun auf zwei Fabric Hubs, die über UCIe-S 16G miteinander und mit den Compute Building Blocks verbunden sind.

Computex 2026

Intel Xeon 6+ mit bis zu 288 E-Cores am Start

Vom seit Sapphire Rapids verwendeten EMIB-Packaging (Embedded Multi-die Interconnect Bridge) hat sich Intel hier verabschiedet. UCIe-S (Universal Chiplet Interconnect Express) ist eine offene Spezifikation, an der neben Intel unter anderem auch AMD, ARM, Google Cloud, Microsoft, Nvidia, Qualcomm, Samsung und TSMC mitarbeiten. Somit erinnert das Design von Diamond Rapids an das der AMD-Prozessoren, bei denen allerdings AMDs eigene Infinity Fabric zum Einsatz kommt.

Fabric Hubs für I/O- und Memory-Anbindung

Die beiden in einem Intel-3-T-Verfahren hergestellten Fabric Hubs in Diamond Rapids bestehen jeweils im Prinzip aus zwei Teilen: Flexbus I/O Fabric und Unified Memory Fabric. Die I/O-Fabric enthält ein flexibles I/O-Subsystem mit zusammen 128 Lanes für PCIe Gen6, CXL 3.0 oder UPI 3, zusätzliche acht PCIe-Gen4-Lanes sowie jeweils zwei Accelerator Complexes für Funktionen wie QAT, DSA und IAA. Die Unified Memory Fabric ist für die Speicheranbindung zuständig. Die 16 Speicherkanäle unterstützen DDR5 mit bis zu 8.000 MT/s und MRDIMMs mit sogar bis zu 12.800 MT/s.

Neue und verbesserte Befehlserweiterungen

Zu den neuen P-Cores hat Intel noch nicht viel verraten. Allerdings nannte der Hersteller zusätzliche Advanced Performance Extensions (APX) für schnellere herkömmliche Anwendungen sowie verbesserte Advanced Matrix Extensions (AMX) und AVX 10.2 für die Beschleunigung von KI-Anwendungen.

(ID:50937726)